第1章 SoC設(shè)計(jì) 1
1.1　SoC的構(gòu)成 1
1.2　SoC的設(shè)計(jì)流程 6
1.3　SoC的設(shè)計(jì)方法學(xué) 10
1.3.1 模塊化設(shè)計(jì) 10
1.3.2 層次化設(shè)計(jì) 13
1.3.3 標(biāo)準(zhǔn)化設(shè)計(jì) 15
1.3.4 自動(dòng)化設(shè)計(jì) 16
小結(jié) 17
第2章 處理器子系統(tǒng) 19
2.1　處理器體系結(jié)構(gòu) 20
2.1.1 處理器微架構(gòu) 22
2.1.2 流水線(xiàn)沖突 28
2.2　緩存 34
2.2.1 緩存結(jié)構(gòu) 34
2.2.2 緩存尋址 36
2.2.3 緩存策略 41
2.2.4 緩存操作 44
2.2.5 緩存層級(jí) 46
2.3　處理器系統(tǒng) 48
2.3.1 處理器存儲(chǔ)空間映射 48
2.3.2 系統(tǒng)存儲(chǔ)空間映射與重映射 49
2.3.3 啟動(dòng)操作 53
2.3.4 中斷處理 60
2.3.5 高速緩存一致性 61
2.4　處理器調(diào)試和跟蹤 66
2.4.1 CoreSight接口 67
2.4.2 DAP 69
2.4.3 CoreSight組件 71
2.4.4 調(diào)試和跟蹤系統(tǒng) 73
2.5　ARM處理器 79
2.5.1 ARM處理器系列 79
2.5.2 ARM公司的授權(quán)方式 83
小結(jié) 84
第3章 存儲(chǔ)子系統(tǒng) 86
3.1　存儲(chǔ)器 87
3.1.1 半導(dǎo)體存儲(chǔ)器 87
3.1.2 存儲(chǔ)器結(jié)構(gòu) 89
3.1.3 存儲(chǔ)器的性能指標(biāo) 100
3.2　存儲(chǔ)子系統(tǒng)的層次 101
3.2.1 內(nèi)存 101
3.2.2 外存 105
3.2.3 虛擬內(nèi)存 105
3.3　DRAM 114
3.3.1 DRAM存儲(chǔ)組織 115
3.3.2 DRAM的存儲(chǔ)原理 119
3.3.3 DDR技術(shù) 125
3.4　閃存 137
3.4.1 NOR閃存 138
3.4.2 NAND閃存 140
3.4.3 閃存卡 144
小結(jié) 151
第4章 總線(xiàn) 153
4.1　總線(xiàn)的基本概念 154
4.1.1 總線(xiàn)的分類(lèi) 154
4.1.2 總線(xiàn)的特性及主要技術(shù)指標(biāo) 158
4.2　總線(xiàn)設(shè)計(jì) 159
4.2.1 總線(xiàn)結(jié)構(gòu) 159
4.2.2 總線(xiàn)構(gòu)件 161
4.2.3 總線(xiàn)仲裁 165
4.2.4 總線(xiàn)操作和定時(shí) 168
4.3　AMBA總線(xiàn) 173
4.3.1 AMBA總線(xiàn)的基本概念 173
4.3.2 AMBA總線(xiàn)的發(fā)展歷程 183
4.4　通信總線(xiàn)和系統(tǒng)總線(xiàn) 189
4.4.1 PCI總線(xiàn) 189
4.4.2 USB 192
小結(jié) 193
第5章 外設(shè)及接口子系統(tǒng) 194
5.1　I/O接口 194
5.1.1 I/O接口的基本功能 195
5.1.2 I/O端口編址 196
5.1.3 I/O接口規(guī)范 198
5.1.4 傳輸數(shù)據(jù)的控制方式 198
5.2　I/O通信 210
5.2.1 I/O通信方式 210
5.2.2 I/O通信時(shí)序 213
5.3　芯片接口 214
5.4　串行接口 217
5.4.1 I2C接口 218
5.4.2 SPI 219
5.4.3 UART接口 223
5.5　音頻與視頻接口 225
5.6　網(wǎng)絡(luò)接口 234
5.7　系統(tǒng)外設(shè) 238
小結(jié) 240